شرکت کره‌ای اس‌کی هاینیکس (SK hynix) در جریان کنفرانس هات چیپس (Hot Chips) اعلام کرد که انتظار ندارد فناوری پیوند هیبریدی (Hybrid Bonding) برای نسل HBM4E آماده شود و استفاده از این روش بسته‌بندی پیشرفته را حداقل تا نسل HBM5 به تعویق انداخته است.
جیسیک لی، نایب‌رئیس بخش مهندسی بسته‌بندی در SK hynix America، توضیح داد که چالش اصلی به محدودیت حداکثر ضخامت دسته‌های HBM برمی‌گردد که روی ۷۷۵ میکرون (مطابق با ضخامت استاندارد ویفرهای لاجیک ۳۰۰ میلی‌متری) تعیین شده است. با افزایش تعداد لایه‌ها در هر بسته DRAM، دای‌ها (Dies) و فواصل میان آن‌ها باید به شدت باریک‌تر شوند. در نسل ۱۶ لایه HBM4 که اکنون با ظرفیت ۴۸ گیگابایت در مرحله اعتبارسنجی مشتریان قرار دارد، ضخامت دای‌ها به حدود ۵۰ میکرون کاهش یافته و فاصله میان آن‌ها نسبت به نسل ۱۲ لایه نصف شده است.
استاندارد JEDEC برای HBM4 با افزایش سقف ضخامت از ۷۲۰ به ۷۷۵ میکرون، فشار فوری برای مهاجرت به پیوند هیبریدی را کاهش داد. از این رو، اس‌کی هاینیکس همچنان به فرآیند موفق Mass Reflow-Molded Underfill (یا MR-MUF) متکی خواهد بود. این رویکرد به شرکت اجازه می‌دهد که برای نسل آینده پردازنده‌های انویدیا موسوم به Vera Rubin نیز از روش MR-MUF برای پشته‌سازی لایه‌ها استفاده کند. بر اساس گزارش‌ها، حدود ۷۰ درصد از سفارش‌های HBM این نسل از تراشه‌های انویدیا در اختیار اس‌کی هاینیکس است.
فناوری پیوند هیبریدی که پدهای مس به مس را در دمای اتاق متصل می‌کند و اتصالات ریز (Micro-bumps) را به طور کامل حذف می‌نماید، مقاومت حرارتی را در دسته‌های ۲۰ لایه تا ۳۵ درصد کاهش می‌دهد. با این حال، اجرای این روش روی پشته‌های ۱۶ و ۲۰ لایه بسیار پیچیده و چالش‌برانگیز است و انتظار می‌رود پیوند هیبریدی و همچنین معماری خنک‌کننده جدید iHBM در بازه سال‌های ۲۰۲۸ تا ۲۰۳۰ و همزمان با نسل HBM5 به تولید انبوه برسند.